(19)日本国特許厅 (JP)

## m公開特許公報 (A)

(11)特許出額公開番号

# 特開平8-306853

(43)公開日 平成8年(1996) 11月22日


(\$1) Int. CI. * HOIL 23/50 *	数別記号	庁内整理番号	F I				技術表示箇所
21/60	311		KUIL 23/5			S	
23/12			21/6		311	Q	
23/28	٠.		23/2			A	
			23/1:			Ĺ	
			客室以求 未	水板	数求項の数1	7 OL	. (全20頁)
21)出获委号	特段平7-110	3 8 0	(71)出無人		000522	3	
(22) 出籍日	平成7年(199	5) 5805			<b>西株式会社</b>		
		5/ 3 H F D			11県川崎市中原	区上小	田中4丁目1番
				1 목			
			(72) 発明者	林田	脐大		
			1	神奈川	1県川崎市中區	区上小日	日中1015春
				地口	[士通株式会社	内	
			(72) 発明者	佐戸	光孝		
				神奈川	県川崎市中原	区上小田	中1015年
					士通株式会社		
		·	(74) 代理人	弁理士	伊東 忠彦		
							最終質に続く

## (54) 【発明の名称】半導体装置及びその製造方法及びリードフレームの製造方法

### (57)【要約】

【目的】本発明は半導体チップ及びリードを出版封止した構成を有した半導体装置及びその製造方法及び当故半導体装置に用いるリードフレームの製造方法に関し、半導体チップの信頼性を維持しつつ外部電極端子の原体化、製品コストの低減及び生産効率の向上を図ることを目的とする。

【構成】第1のピッチで電極パッド6が形成された半導体チップ2と、電極パッド6とワイヤ8を介して電気的に接続されるリード3と、半導体チップ2を対止する対比側間4とを具備する半導体装置において、和記リード3に外部接続4子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、和記封止側指4が電低パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ前記突起9を戯出させるよう配設したものである。



### 【特許請求の範囲】

【数求項1】 第1のピッチにて形成された電極パッド が形成された半導体チップと、

前記章極バッドと配線を介して電気的に接続されるリー

前記半導体チップを封止する封止樹脂とを其偏する半導 体装置において、

前記リードに外部接続端子となる突起を、上記第1のピ ッチと異なる第2のピッチで形成すると共に、

き回された配線を封止し、かつ前記契起を奪出させるよ う配設されることを特徴とする半導体装置。

【誠求項2】 第1のピッチにて形成された電極パッド が形成された半導体チップと.

前記電極バッドと配線を介して電気的に接続されるリー

前記半導体チップを封止する封止樹脂とを真偏する半導 体装置において、

前記リードに外部接続端子となる突起を上記第1のピッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの配設面 を基準とし、前記配段面における前記針止樹脂の厚さ が、前記配設面から前記突起までの高さ寸法以下で、か つ前記配数面から前記配線までの高さ寸法以上となるよ う構成したことを特徴とする半導体装置。

【胡求項3】 請求項1または2記載の半導体装置にお

17記半導体チップと前記リードとをポリイミド膜を接着 『として接合したことを特徴とする半導体装置。

□装屋において、

『記突起を前記リードと一体的に形成したことを特徴と 「る半導体装置。

「蔬求項5】「蔬求項1乃至4のいずれかに記載の半導 :装置において、

記配線としてワイヤを用いたことを特徴とする半導体

請求項6) 請求項1乃至5のいずれかに記載の半導 装置において、

競求項7】 外部接続端子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

記リード疚いは半導体チップの少なくとも一方にポリ ミド順を配設し、前記ポリイミド膜を介在させて前記 ードと前記半導体チップを所定押圧力で押圧しかつ所 豊彦に加熱することにより、和記ポリイミド棋を接着 として前記り中ドと前記半導はチャプとを接合する境

ードとを配線を引き回し接席することにより、前記電極 パッドと前記り一ドとを電気的に接続する接続工程と、 前記記練及び前記半導体チップの所定範囲或いは全部を 封止すると共に、前記疾起の少なくとも韓面を貫出する よう封止樹脂を配設する封止樹脂配設工程とを具備する ことを特徴とする半導体装置の製造方法。

【請求項8】 請求項7記載の半導体装置の製造方法に おいて、

前記接合工程でポリイミド裏により前記リードと前記半 前紀封止樹脂が前記章極パッドと前記り一ドとの間に引 10 導体チップを接着する際、前記ポリイミド駅として南面 に熱可塑性を有する接着剤を配投したものを用いたこと を特徴とする半導体装置の製造方法。

> 【請求項9】 鉄求項7または8記載の半導体装置の製 造方法において、

前記接統工程で、前記電極パッドと前記リードとモダイ レクトリードポンディング法により電気的に接続したこ とを特徴とする半導体装置の製造方法。

【叔求項10】 インナーリード部とアウターリード部 とを有した複数のリードが形成されたリードフレームに 20 BUT.

前記アウターリード部のリードピッチに対して前記イン ナーリード部のリードピッチを小さく設定すると共に、 **和記**アウターリード部に一体的に突起を形成したことを

【請求項11】 は求項10記載のリードフレームにお NT.

特徴とするリードフレーム.

前記アウターリード部のリードピッチ(P...) と前記 突起の形成位置における前記りードの厚さ(W)とが略 等しく(P... ≒W)、かつ前記インナーリード部のリ 【紋求項4】 - 譲求項1乃至3のいずれかに記載の半導 - 10 ードビッチ(P...)が刺紀アウターリード部のリードビ ッチ (P...) の略半分のピッチ (P...=P... / 2) であることを特徴とするリードフレーム。

【請求項12】 請求項10または11記載のリードフ レームの製造方法において、

基材に前記突起の形成位置にマスクを配設した上で、前 記基材に対してハーフエッチングを行う第1のエッチン グエ程と、

前記第1のエッチング工程の終了後、前記リード形成位 産にマスクを配設した上で、前記基材に対してエッチン 記突起にパンプを形成したことを特徴とする半導体器 (0) グを行いリードを形成する第2のエッチング工程とを具 備することを特徴とするリードフレームの製造方法。

> 【鉄坩項13】 超坩項10または11記載のリードフ レームの製造方法において.

> 重ね合わせることにより前記突起の所定高さ寸法となる よう版厚が選定された第1の基材と第2の基材を用意

> 前記第1の基材に、平面視した際に前記リードの形状と カストニリードバターリル形式するリードバターリ形式

置するよう突起パターンを形成する突起パターン形成工 程と、

前記リードパターンが形成された前記第1の基材と、前記突起パターンが形成された前記第2の基材を重ね合わせ、前記突起の形成位置において前記リードパターンと前記突起パターンが積着されるよう前記第1の基材と前記第2の基材とを接合する接合工程と、

前記第1の基材及び第2の基材の不要部分を除去する除去工程とを具備することを特徴とするリードフレームの 製造方法。

【請求項14】 請求項10または11記載のリードフレームの製造方法において、

基材に、平面視した際に前記り一ドの形状となるようリードパターンを形成するリードパターン形成工程と、

和記りードバターン形成工程後、形成されたリードバターンの所定位置に前記突起を形成する突起形成工程とを 具備することを特徴とするリードフレームの製造方法。

【蘇求項15】 - 請求項14記載のリードフレームの製 造方法において。

前記突起形成工程は、前記リードバターンの所定位置に 20 ブ)のレイアウトとなってしまう。 パンプを単数軟いは複数積み重ねることにより前記突起 [0007]一般に半導体チップの を形成したことを特徴とするリードフレームの製造方 ウトは半導体製造メーカ毎に異なっ

【韓求項16】 - 請求項14記載のリードフレームの製造方法において、

前紀突起形成工程は、前記リードパターンの所定位置に 導電性部材を配設することにより前記突起を形成したこ とを特徴とするリードフレームの製造方法。

【算求項17】 請求項14記載のリードフレームの製造方法において、

前紀突起形成工程は、前記リードパターンの所定位置を 要性加工することにより前記突起を形成したことを特徴 とするリードフレームの製造方法。

(発明の詳細な説明)

(0001)

【産業上の利用分野】本発明は半導体装置及びその製造方法及びリードフレームの製造方法に振り、特に半導体チップ及びリードを樹脂対止した構成を有した半導体装置及びその製造方法及び当該半導体装置に用いるリードフレームの製造方法に関する。

【0002】近年、電子機器のダウンサイジング化に伴い、半選体装置の高密度化及び半選体装置の高密度実装化が図られている。一方で、電子機器の信頼性の向上も受まれており、これに伴い半選体装置の信頼性も向上させる必要がある。更に、半導体装置は製品コストの低度も望まれている。

(0003)よって、上記した各要求を構足しうる半導体装電が発まれている。

ップチップ方式の実装構造が知られており、マルチ・チップ・モジュール(M C M)において広く用いられている。このM C Mで用いるフリップチップ実装は、樹脂料止をしていない半導体チップ(ペアチップ)の電極パッドにパンプを形成しておき、このペアチップを基板(マザーボード)に形成された電極部にフェースダウンポンディングすることにより実装する構成とされている。

【0005】上記のフリップチップ方式の実装構造を用いることにより、高密度に半導体装置をマザーボードに 記録することが可能となり、またペアチップに直接形成されたパンプを用いてマザーボードに電気的に接続されるため、電気的特性を向上させることができる。

[0006]

【発明が解決しようとする課題】しかるに、樹脂封止がされていないペアチップは、耐熱性、良核的強度、及び耐湿性が弱いという問題点がある。また、ペアチップに形成されている電極パッドに直接パンプが形成されず部接環端子を形成するため、ペアチップに形成されているでは、ドアのレイアウトがそのまま外部接環端子(パンプ)のレイアウトとなってしまっ

【0007】一般に半導体チップの電極パッドのレイアウトは半導体製造メーカ毎に異なっており、従って同一機能を有する半導体装置であっても、ユーザ側で半導体装置の種類(製造メーカ)に対応するようマザーボードの配線パターンを設計する必要がある。このように、従来のペアテップを用いた実装構造では、半導体装置の外部電極端子の標準化がされていないことにより、半導体装置とマザーボードとのマッチング性に欠け、ユーザ側での負担が重くなるるという問題点があった。

30 【0008】また、これを解決するためにチップ表面に プロセス処理を行い、配線を引き回すことにより概体化 を図ることが考えられるが、この構成では配線の引き回 しに高程度を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0009】本発明は上記の点に埋みてなされたものであり、半導体チップの信頼性を維持しつつ外部電極端子の標準ルー製品コストの低減及び生産効率の向上を図りうる半導体装置及びその製造方法及びリードフレームの 10 製造方法を提供することを目的とする。

(00101

【課題を解決するための手段】上記の課題は下記の各手段を課じることにより解決することができる。 調求項 1 記載の発明では、第 1 のピッチにて形成された電極パッドと配理ドが形成された半退体チップと、前記電極パッドと配理を介して電気的に接続されるリードと、前記半退体チップを対止する対止相相とを具備する半退体装置におい

一部節は上が行かの内容をあっている。というというのできる。

された配線を封止し、かつ前紀突起を奪出させるよう配 設されることを特徴とするものである。

[0011] また、請求項2記載の発明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ ブと、前記章極バッドと記録を介して電気的に接続され るリードと、前記半導体チップを封止する封止樹脂とそ 具質する半導体装置において、前記リードに外部接続線 子となる突起を上記第1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 . 電極パッドの配設面を基準とし、前記配設面における前 IO ード部に一体的に突起を形成したことを特徴とするもの 記封止樹脂の厚さが、前記配設面から前記突起までの高 さ寸法以下で、かつ前記記設面から前記記録までの高さ 寸法以上となるよう構成したことを特徴とするものであ ٥.

【0012】また、損求項3記数の発明では、前記請求 項1または2記載の半導体装置において、前記半導体チ ップと前記リードとをポリイミド廳を接着剤として接合 したことを特徴とするものである。

【0013】また、請求項4記載の発明では、前記請求 項1乃至3のいずれかに記載の半導体装置において、前 20 記突起を前記リードと一体的に形成したことを特徴とす ろものである。また、頭求項5亿式の発明では、前記款 求項 1 乃至 4 のいずれかに記載の半導体装置において、 前記配線としてワイヤを用いたことを特徴とするもので

【0014】また、請求項6記載の発明では、前記請求 項1乃至5のいずれかに記載の半導体装置において、前 記突起にバンブを形成したことを特徴とするものであ る。また、菠求項?記載の発明では、半導体装置の製造 方法において、外部接続端子となる部位に突起が形成さ、10 おいて、重ね合わせることにより前記突起の所定高さす れてなるリードを形成するリード形成工程と、前足リー ド或いは半導体チップの少なくとも一方にポリイミド膜 を配設し、前記ポリイミド膜を介在させて前記リードと 前記半導体チップを所定押圧力で押圧しかつ所定温度に 加熱することにより、前記ポリイミド模を接着剤として 前記り一ドと前記半導体チップとを接合する接合工程 と、前記半選体チップに形成されている電極パッドと前 記り一ドとを配練を引き回し接続することにより、前記 き極パッドと前記リードとを電気的に接続する接続工程 こ、前記配線及び前記半導体チップの所定範囲或いは全 40 るよう前記第1の基材と前記第2の基材とを接合する接 5.を封止すると共に、和記典起の少なくとも際面を奪出 「るよう封止機能を配設する封止樹脂配設工程とを負債 <sup>--</sup>ることを特徴とするものである。

(0015)また、請求項8記載の発明では、前記請求 ・7 記載の半導体装置の製造方柱において、前記接合工 でポリイミド際により向記り一ドと前記半導体チップ 推着する際、前記ポリイミド概として南面に熱可塑性 有する接受期を配設したものを用いたことを特徴人士

項7または8に記載の半導体装置の製造方法において、 前記接核工程で、前記包括パッドと前記リードとモダイ レクトリードポンディング法により電気的に接続したこ とを特徴とするものである。

. 【0017】また、請求項10記載の発明では、インナ ーリード邸とアウターリード邸とを有した複数のリード かが成されたリードフレームにおいて、前記アウターリ ード部のリードビッチに対して前記インナーリード部の リードピッチを小さく設定すると共に、前記アウターリ

【0018】また、請求項11記載の発明では、前記誌 求項10記載のリードフレームにおいて、前記アウター リード部のリードピッチ(P...) と前記突起の形成位 置における前記リードの厚さ(W)とが略等しく(P ... 与W). かつ前記インナーリード邸のリードビッチ (P...) が前記アウターリード邸のリードビッチ (P ... ) の略半分のピッテ(P...=P... / 2) であるこ とを特敵とするものである。また、請求項12記載の発 明では、前記請求項10または11記載のリードフレー ムの製造方法において、基材に前記突起の形成位置にマ スクを配設した上で、前記基材に対してハーフエッチン グを行う第1のエッチング工程と、前記第1のエッチン グ工程の終了後、前記リード形成位置にマスクを配設し た上で、前記基材に対してエッチングを行いりードを形 成ずっ第2のエッチング工程とを具備することを特徴と するものである。

【0019】また。請求項13記載の発明では、前記請 求項10または11記載のリードフレームの製造方法に 法となるよう板厚が遺定された第1の基材と第2の基材 を用意し、前記第1の基材に、平面視した際に前記リー ドの形状となるようリードパターンを形成するリードパ ターン形成工程と、前記第2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 突起パターン形成工程と、前記リードパターンが形成さ れた前紀第1の基材と、前記突起パターンが形成された 前記第2の基材を重ね合わせ、前記突起の形成位属にお いて前記リードバターンと前記突起バターンが積層され 合工程と、前記第1の茎材及び第2の茎材の不要部分を 除去する除去工程とを具備することを特徴とするもので ある.

【0020】また、諸求項14記載の発明では、前記録 小歩 1 ○はたは11記載のリードフレームの製造方法に おいて、基材に、平面視した際に前記り一ドの形状とな るようリードバターンを形成するリードバターン形成工 10 - m to .. .. ..

【0021】また、競求項15記載の発明では、前記請求項14記載のリードフレームの製造方法において、前記突起形成工程は、前記リードパターンの所定位置にパンプを単数或いは複数積み重ねることにより前記突起を形成したことを特徴とするものである。

【0022】また、額求項16記載の発明では、前記額 求項14記載のリードフレームの製造方法において、前 記突起形成工程は、前記リードパターンの所定位置に導 電性部材を配設することにより前記突起を形成したこと。 を特徴とするものである。

【0023】更に、競求項17記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 記突起形成工程は、前記リードパターンの所定位置を塑 性加工することにより前記突起を形成したことを特徴と するものである。

[0024]

【作用】上記した各手段は、下記のように作用する。類求項1及び請求項2記載の発明によれば、半導体チップは対止的間により封止されるため、耐熱性、機械的強度及び耐燃性を向上させることができる。また、電極パッパをリード及び配線を用いて引き回すことができるため、リードのレイアウトを電極パッドのレイアウトに拘わらず設定することができる。また、対止出間は引き回された配換を確実に保護するためこれによっても保護性を向上させることができ、また外部接環轄子は封止樹脂から露出しているため実装基仮との電気的接段を確実に行うことができる。

【0025】また、緑水項3記載の発明によれば、通常 半導体チップとリードとの絶縁材として配設されるポリ 30 イミド膜を接着剤として用いてるため、半導体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、絶縁材と接着剤とを別価に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、該求項4記載の発明によれば、突起をリードと一体的に形成したことにより、突起とリードを別個の材料により構成する場合に比べて構造の簡単化を図ることができる。また、該求項5記載の発明によれば、配級としてワイヤを用いたことにより、創記した電極パッドとリードとの間における配線の引き回しを容易(0に行うことができる。

【0027】また、請求項6記載の発明によれば、突起にパンプを形成したことにより、突起を直接実装を板に実装する構成に比べて、半導体装置の実装基板への接現を容易に行うことができる。また、請求項7記載の発明によれば、接合工程においてポリイミド膜を所定温度がつの所定押圧力下に置くことにより接受剤化させ、これによりポーツとよる場合は、

【0028】また、接続工程では半導体チップに形成されている電極パッドと前記リードとを配線を引き回した 焼するため、この引き回しを適宜設定することにより、 電極パッドのレイアウトに対してリードのレイアウトに対してリードのレイアウトに対してリードのレイアウトに対してリードのレイアウトを 変更することが可能となる。また、半導体装置はリーや 形成工程、接合工程、接続工程及び封止樹脂配設工程で 形成工程のみで製造される。このように少ない工程で半端 体装置が製造されるため、生産効率を向上させることが できる。

10 【0029】また、請求項8記載の発明によれば、ポリ イミド膜として両面に熱可塑性を有する接着剤を配設し たものを用いることにより、ポリイミド膜に印加する温 皮等を所定範囲内に制御することなく接合処理を行うこ とができるため、接合処理を容易に行うことができる。 【0030】また、蔬求項9記載の発明によれば、接続 工程で、党権バッドとリードとをダイレクトリードポン ディング法を用いて章気的に接続するため、簡単かつ確 実に耄極パッドとリードとの接続処理を行うことができ る。また、請求項10及び請求項11記載の発明によれ ば、アウターリード部のリードピッチに対してインナー リード部のリードピッチが小さく放定されているため、 インナーリード部が電気的に接続される半導体チップの 急極バッドの配数ピッチが小さくてもこれに対応させる ことができ、かつ実装基板と電気的に接続されるアウタ ーリード部のリードビッチは大きいため、実装基板への 実装性を向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この突起を外部接 統領子して用いることができ、これによっても実装性を 向上させることができる。

【0031】また、旗珠項12記載の発明によれば、第1のエッチング工程において突起の形成位属にマスクを配設した上で基材に対してハーフェッチングを行うことにより、空程形成位置を除く部分の板厚を育くし、更に第2のエッチング工程においてリード形成位置にマスクを配数した上で第1のエッチング工程が終了した基材に対してエッチングを行うことにより、突起が一体的に形成されたリードを形成することができる。

(0032) ここで、リードを形成する際にリードのピッチは基材の板厚により決定されてしまう。具体的には、リードのピッチは基材の板厚と結等しいピッチにしか形成することはできない。よって、薄い板厚を用いるセリードピッチを狭ピッチ化することができる。

(0033) ところが、突起が形成されるリードでは基材の版厚は突起の高さにより決まってしまい、突起の高さと等しい版度を有する基材を単にエッチング処理したのでは狭ビッチのリードを形成することができない。しかるに、上記のように第1のエッチング工程において突

も狭ピッチのリード形成を行うことが可能となる。尚、 上記説明から明らかなように、交起の配数ピッチは基材 の仮厚と略等しいピッチまで狭ピッチ化することができ

【0034】また、胡求項13記載の発明によれば、第 1 の基材及び第 2 の基材は重ね合わせることにより突起 の所定高さ寸法となるよう毎厚が選定されているため、 各基材の仮厚は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工程では、この板厚の薄い第 1 の基材に対してリードの形状となるようリードパター 10 【0041】また、インナーリード部3 a と半導体チッ ンを形成するため、先に説明した板原とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも前記突起の形成位置に位置するよう 突起パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ接合することにより、突起 の形成位置においてリードパターンと突起パターンが稼 届され、この位置における板厚は突起の所定高さとな る。続く除去工程では不要部分が除去されリードが形成 20 ている。 される.

【0036】従って、上記のようにリードパターンの形 **庇時には板厚は薄いためリードピッチを狭ピッチ化する** ことができ、また突起形成位置においてはリードバター ンと交起バターンが積層されることにより所定高さの突 起を形成することができる。また、請求項14記載の発 明によれば、リードパターンを形成するリードパターン 形成工程と、突起を形成する突起形成工程とを別値に行 うことにより、基材の厚さを突起の高さに拘わらず選定 することができ、よって輝い基材を用いることによりリ 30 厚さ(図中、矢印目で示す)が、底面から突起9の先輪 ードバターンの狭ビッチ化を図ることができる。また、 突起形成工程においては、任意の高さを有する突起を形 成することが可能となり、投計の自由度を向上させるこ とができる.

【0037】更に、請求項15乃至17記載の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる.

### [0038]

【実施例】次に本発明の実施例について図面と共に説明 する。図1及び図2は、本発明の一実施例である半導体 40 昨代で料止された構成となるため、耐熱性、機械的強度 装置 1 を示している。 図 1 は半導体装置 1 の新面図であ り、また図2は半導体装置1を底面図である。

【0039】 各図に示されるように、半導体装置 1 は大 話すると半導体チップ2、複数のリード3、對止樹脂 4.及びパンプ5等により構成されている。半導体チッ プ2は、底面の中央位置に複数の電極パッド6が一列に 列及されている。また、複数のリード3は、夫々インナ

【0040】このポリイミド度7は、半導体チップ2の - 二に応成された回路面2Aとリード3とを電気的に絶 **録する絶縁部材として機能すると共に、後述するように** ポリイミド膜7は半導体チップ2とリード3とを接合す る接着剤として機能している。このように、ポリイミド 顧 7 に絶縁部材と接着剤の双方の機能を持たせることに より、絶縁材と接着剤とを別園に配設する構成に比べ、 半導体装置1の構造の簡単化及び製造の容易化を図るこ \_\_ とができる。

10

ブ2に形成された電極パッド6との間にはワイヤ8が配 設されており、このワイヤ8を介して半導体チップ2と リード 3 は電気的に接続された構成とされている。更 に、そりード3に設けられたアウターリード部36の所 定位置には、外部接続端子となる突起9が一体的に形成 されている。上記構成とされたリード3は、各図に示さ れるようにその大部分が半導体デップ2の底面上に配設 された構成の、いわゆるリード・オン・チップ(LO C) 構造となっており、半導体装置1の小型化が図られ

(ここ:2)また、封止出記4は例えばエポキシ問記よ りなり、後述するようにモールディングにより形成され ている。この封止樹脂4は、半導体チップ2の底面及び 側面の所定範囲に配設されている。しかるに本実施例で は、半導体チップ2の上面においては、放熱性を向上さ せる面より針止樹脂4は配設されていない構成とされて

【0043】上記封止樹脂4は、半導体チップ2の電極 バッド6の配数面(底面)を基準とし、この底面からの までの高さ寸法(図中、矢印Wで示す)以下で、かつ底 面からワイヤ8のルーブ最上部までの高さ寸法(図中、 矢印hで示す)以上となるよう構成されている(hSH ≦W)。この構成とすることにより、疾起9の少なくと も先端部9aは確実に封止樹脂4から貸出し、またワイ ヤ8及び突起9の露出部分を除くリード3は封止樹脂4 に封止された構成となる。

【0044】このように、本実路例の半導体装置1は、 半導体チップ 2 の所定範囲(上面を除く部位) を封止樹 及び副竄性を向上させることができる。また、封止指縮 4 はワイヤ 8 を確実に保護するため、これによっても半 選体装置1の信頼性を向上させることができ、 更に外部 接税端子となる突起9の少なくとも先端節9aは笹実に 封止樹起4から森出するため、実装差板10との意気的 度疣を罹寒に行うことができる。

【0045】ここで、囮2を用いて半週ピチップ2の座

ている。同図に示されるように、リード3は隣接するイ ンナーリード部3aのリードピッチ(図中、矢印P。。で 示す)が原接するアウターリード部36のリードピッチ (図中、矢印P... で示す)よりも小さくなるよう形成 されている。具体的には、インナーリード部3aのリー ドピッチP., はアウターリード部3bのリードピッチP ... の略半分のピッチ (P...=P... /2) となるよう 模成されている。また、後に詳述するように、アウター ^ リード 卸3トのリーエビッチP... 上突起9の形成位置~,-におけるリード 3・の厚さwとが脳等しくなるよう構成さ 10 れている (P... ≒W).

【0046】上記のように、アウターリード部3Bのリ ードピッチP... に対してインナーリード郎3gのリー ドビッチP。が小さく設定されることにより、インナー リード郎3aが竜気的に接続される半導体チップ2の電 - 極パッド6の配段ピッチが小さくてもこれに対応させる ことができ、かつ実装基板10と急気的に接続されるア ウターリード部3b(突起9)のリードピッチP... は 大きいため、半導体装置1の実装基板10に対する実装 性を向上させることができる。

【0047】一方、本実施例に係る半導体装備1は、半 導体テップ2に配設されている電低パッド6に直接パン ブ5を形成し実装蓋板10に接続するのではなく、電極 パッド 6 とインナーリード部 3 a との間にワイヤ 8 モ引 き回した上でリード3を介して実装基板10に接続する **似成とされている。従って、電極パッド6をリード3及** びワイヤ8を用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに拘わらず 設定することが可能となる.

ップ2の中央に形成されている急極パッド6をワイヤ8 及びリード3を用いて引き回し、外部接続端子となる突 起9を半導体チップ2の外周位置に引き出している。ま た、図3に示されるように、電板パッド6が半退体チッ プ2の外周位置に形成されている場合には、本発明を通 用して電極パッド6をワイヤ8及びリード3を用いて引 き回すことにより、電極パッド 6の形成位置より内側に 外部接続端子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部接続紹子となる 姓となる。

【0049】このように、 電極パッド6をリード3及び ワイヤ8を用いて引き回すことが可能となることによ り、実装基板10と半導体装置1とのマッチング性を向 上させることができ、外部接続端子となる突起9のレイ アウトを標準外部接続端子のレイアウトに容易に数定る ことができる。よって、半導体装造1を用いるユーザ鉄 の負担を軽減することができる。

は、リード形成工程、接合工程、接続工程及び對止賠疑 配数工程の基本となる 4 工程と、これに付続するパンプ 形成工程、試験工程の2工程を行うことにより製造され る。以下、各工程毎に説明するものとする。

12

【0051】図5万至図9はリード形成工程の第1実施 例を示している。このリード形成工程は、リード3の基 材となるリードフレーム11を形成するための工程であ o. リードフレーム11を形成するには、先ず図5に示 されるような平板状の茎材12を角まする。この基務1 2は、例えば4.2プロイ等のリードフレーム材料であ り、またその板厚は形成しようとする突起9の高さ寸法 Wと等しいものが選定されている。

【0052】上記の番材12に対しては、先す図6に示 さまなようにマスク13(製地で売す)が高いされる。 このマスク13は、所定の突起9の形成位属(図中、参 照符号14で示す)及びクレドール形成位置(図中、参 照符号1.5で示す)に配設される。

【0053】上記のようにマスク13が配放されると、 続いて盖材12に対してハーフエッチング処理 (第1の 20 エッテング工程)が実施される。本実施例においては、 ウエットエッチング住により基材12に対してハーフェ ッチング処理を行っている(ドライエッチング処理等の) 他のエッチング方法を用いることも可能である)。 また エッチング時間は、エッチングにより浸食される部分 (図6で白抜きで示される部分) の厚さが、基材 1 2 の 板厚Wの半分の寸法 (W/2) となるよう設定されてい

【0054】このハーフエッチング処理が終了し、マス ク13を取り除いた状態を図7に示す。 この状態では、 【0048】具体的には、図2に示す例では、半導体チ 30 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚さWを維持しており、他の部分(参 照符号16で示す) はハーフエッチングによりその厚さ 寸法はW/2となっている。

> 【0055】上記のようにハーフエッチング処理が終了 する、現いて図8に示されるように所定のリード3の形 成位置(参照符号18で示す)及びクレドール形成位置 15にマスク17(製地で示す)を配設した上で、この 基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配換されると、 突起9を半導体チップ2の外側位置に配設することも可 40 統いて基材12に対してエッチング処理(第2のエッチ ング工程)が実施され基材12のマスク17が配設され た位置以外の部分を除去する。これにより、図9に示す リード3の所定形状を有した複数のリード3を具備する リードフレーム11が形成される。尚、必要に応じてこ のリードフレーム11の所定品位(リード3の形成位 二:にユハッキ等を貼してもよい。

> 【0057】このように形成されたリードフレーム11 は、リード3がインナニリニドのストーマウャニリード

ーリード郎 3 a 及び突起 9 の形成位置を除くアウターリ ード郎 3 b の厚さ寸法はW/ 2 となってる。

[0058}ここで、リードピッチと基材12の仮厚と の関係について説明する。耐配したように、リード3を 形成する際にリード3のピッチは蓄材12の板厚により 決定されてしまい、具体的にはリードビッチは器材 1.2 の板厚と略等しいビッチにしか形成することはできな い。よって、基材12の拡厚が厚い捏リードビッチを映。 ピッチ化することができる。

は番材12の板厚は突起9の高さにより決まってしま い、突起9の高さと等しい仮厚を有する基材12を単に エッチング処理したのでは狭ピッチのリードを形成する\_\_ ことがで<del>きな</del>い。しかるに、上記したように第**そのエッ** チング工程においてハーフエッチング処理を実施するこ とにより、突起形成位置14を除き基材12の板厚を薄 くし(約w/2の仮序となるようにする)、更にこの薄 くされた板厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9を有する リード3であっても狭ピッチ(図1に示されるリードピ 20 のは位置決めれであり、リードパターン23の形成時に ッチP...) のリード形成を行うことが可能となる。ま た、向核の理由により、突起9(アウターリード部3 b)の配設ピッチ(P...)は、蓋材12の板庫Wと略 等しいピッチまで狭ピッチ化することが可能となる。

【0060】尚、具体例としては、一般にリード基材と して用いられている板厚0.10mm,0.15mm,0.20mmの基材を 所に幸げれば、板厚0.10mmの基材ではアウターリード部 3 b及び突起 9 の最小ピッチP... を0.10mm (P... = ), loee) 、 インナーリード部3aの最小ピッチPぃ そ0. l. 15 mmの基材ではアウターリード部3b及び突起9の最 トピッチ P... を0.15mm (P... = 0.15mm) 、インナー リード部3aの最小ピッチΡι. を0.075απ (Γ., =0.07 ee)とすることができる。更に、仮厚0.20maの基材では <sup>ァ</sup>ウターリード部3b及び突起9の最小ピッチP...を 20mm (P... = 0.20mm) . インナーリード部3aの最 、ビッチ P . . を 0. 10 ma ( P . . = 0. 10 mm) とすることがで ÷ み

【0061】一方、突起9の形成位置に注目すると、突 〔より決められる。即ち、この図6に示されるマスク1 の配設位置を運査変更することにより、突起9の形成 匿を任意設定することが可能となる。このため、本実 所に係るリード形成方法では、外部接続電子となる突 9の形成位置を自由度をもって設定することができ、 って子め定められている標底外部接続第千位屋に突起 を容易に形成することが可能となる。

ム20を形成するには、先ず図10に示されるような第 1の基材21と、図11に示されるような第2の基材2 2を用意する。

[0063] この各基材21, 22は、重ね合わせるこ とにより突起 9 の所定高さ寸法wとなるよう板厚が選定 されており、本実筋例では各基材21、22の板厚寸法 は共にW/2に設定されている。尚、各番材21.22 の板厚はこれに限定されるものではなべ、重ね合わせる ことにより突起9の所定高さ寸法Wとなる条件の話に各 【0059】ところが、交起9が形成されるリード3で 10 基材21. 22で板厚を異ならせた構成としてもよい。 【0064】図10に示される第1の蓋材21は、例え ば42アロイ等のリードフレーム材料により形成されて - おり、エッチング処理或いはプレス打ち抜き処理等を干 め宝瓶することにより、平面視した場合にリード3と同 一形状のリードパターン23が形成された構成とされて いる。しかろに、第1実箱例で説明したリード形成工程 と異なり、この状態のリードパターン23には突起9は 形成されておらず、よってリードパターン23は全体的 にその仮厚がW/2とされている。尚、図中25で示す 一括的に形成されるものである。

- 【0065】一方、図11に示される第2の番材22 は、予め42アロイ等のリードフレーム材料に対しエッ チング処理或いはブレス打ち抜き処理等を実施すること により、突起パターン24が形成された構成とされてい る。この突起パターン24は直線状のパターン形状を有 しており、、所定の突起9の形成位置を模架するよう構 成されている。尚、図26は位置失め孔であり、突起パ ターン24の形成時に一括的に形成されるものである。 )5am (P.,=0.05am) とすることができる。また、板厚 10 {0066}上記構成とされた第1の基材21及び第2 の基材22は、位置決め孔25。26を用いて位置決め されつつ重ね合わされ接合される。この第1及び第2の 筝材 2.1. 2.2の接合は、謀電性接着剤を用いて接着し てもよく、また熔接により接合してもよい。図12は、 第1の基材21と第2の基材22とが接合された伏線を 示している。

【0067】上記のように第1の基材21と第2の基材 22とが接合された状態で、第2の基材22に形成され ている突起パターン24は、第1の芒材21に形成され §9の形成位置は図6に示されるマスク13の配設位置 40 ているリードパターン23の所定交配形成位置の上部に 更ね合わされるよう構成されている。

[0068] 図13は、リードバターン23と突起バタ ーン24とが重なり合った郎位を拡大して示す平面図で あり、また図14はリードパターン23と突起パターン 24とか異なり合った部位を拡大して示す劇面区であ る。各図から明らかなように、毎季寸柱W/2のリード パターン23と、同じく仮序寸住W/2の突起パターン

[0069] 上記のように第1の基材21と第2の基材 2.2 との接合処理が終了すると、続いて不要部分、具体 的には矢起パターン24のリードパターン23と交差し た部分を除く部位をプレス加工等により除去することに より、図15に示すように突起9が一体的に形成された リード3を有するリードフレーム20が形成される。

【0070】上記のように、本実施例により製造された リードフレーム20も第1実施例で製造されたリードフ レーム11と同様に、リード3はインナーリード部3 れた祝成となる。また、図10に示すリードパターン2 3の形成時においては、第1の基材21の板厚はW/2 とされているため、先に説明した披厚とリードピッチの 関係から明らかなように、狭ピッチのリードパターン2 3を形成することができる。

【0071】一方、突起9の形成位置に注目すると、突 起9の形成位置は第2の基材22に形成される突起パタ ーン24の形成位置により決められる。即ち、この突起 パターン24の形成位置を適宜変更することにより、突 起9の形成位置を任意設定することが可能となる。この 20 ため、本実施例に低るリード形成方法においても、外部 接統端子となる突起9の形成位置を自由度をもって設定 することができ、よって子め定められている標準外部接 統端子位置に突起9を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11.20(以下の説明では、 リードフレーム11を用いた場合を例に挙げて説明す る)が形成されると、続いてリードフレーム11と半導 体チップ2を接合する接合工程が実施される。以下、図 30 16乃至図20を用いて複合工程について説明する。 【0073】接合工程においては、先ず図16に示され るようにリードフレーム11のインナーリード部3a (換言すれば、後述する接続工程においてワイヤ8がポ ンディングされる部位)に金メッキを施すことにより、 ポンディングパッド部27を形成する。

【0074】また、図17に示されるように、半導体チ ップ2の電極バッド6の形成された面には、この電極バ ッド6の形成部位のみが露出する構成でポリイミド膜7 が配設される。このポリイミド集7はガラス転移点が1~40~ 00~300℃のものが選定されており、図17に示さ れる状態では単に半導体チップ2に載置されただけの状 態となっている。従って、ポリイミド膜7が収落しない。 よう、半導体チップ2は重極パッド6の形成面が上部に . 位属するよう配置されている。尚、半異体チップ2は制 履封止は行われておらずペアチップ伏とされている。ま た。上記のポリイミド度では、単編体チップ2を形成す。

詮され半導体チップ2には、図18に示されるようにり ードフレーム11が截置される。この際、リードフレー ゴェェに形成されているリード3(インナーリード 邸 3 a) と、半導体チップ 2 に形成されている電極パッド 6 とが検度よく対向するよう、リードフレーム11は位置 決めされる.

16

【0076】上記のようにリードフレーム11が半導体 チップ2上の所定位置に転置されると、続いて凶19に 示されるように治異28が降下し、リードフレーム1**1** a.アウターリード部3b及び突起9が一体的に形成さ 10 を半導体チップ2に向け神圧する。また、この治具28 は加熱装置を具備しており、治具28で発生する熱はリ ードフレーム11を介してポリイミド膜7に印加され

> 【0077】上記ポリイミド展7は、半導体テップ2と リードフレーム11とを電気的に絶縁する絶縁部材とし て従来より一般的に用いられているものであるが、本発 朝者はこのポリイミド駅7を所定の與境条件下に儲くこ とにより接着剤として機能することを発見した。異体的 には、ポリイミド膜 7 としてガラス転移点が 1 0 0  $\sim$  300℃のものを使用し、かつこのポリイミド度7をガラ ス転移点+100~200℃に加熱すると共に、1~1 ▽ <s : / c m¹の押圧力を印加することにより、ポリ イミド戦7は接着剤として提能するようになる。

【0078】よって、本実施例では上記の点に住目し、 半導体テップ2とリードフレーム11との接合時に、治 具28に設けられているヒータによりポリイミド譲てを ガラス転移点+100~200℃に加熱すると共に、指 具28の加工によりポリイミド項に1~10kg(/c m' の押圧力を印加する構成としている。これにより、 ポリイミド棋7は接着剤として選能するようになり、半 単体チップ 2 とりードフレーム 1 1 とをポリイミド 観 7 を用いて接着することが可能となる。

【0079】上記構成とすることにより、従来では必要 とされたポリイミド棋を半導体チップ2及びリードフレ ーム11と接着するための接着剤は不要となり、 製品コ ストの低級及び半導体装置1の組み立て工数の低級を図 ることができる。図20は、半導体チップ2とリードフ レーム11とがポリイミド限7により投合された状態を 示している.

【0080】 尚、半退体チップ2とリードフレーム11 こうほこは、ポリイミド膜7を用いて接合する方法に礎 定されるものではなく、従来のようにポリイミド膜の両 面に接着剤を塗布しておき、この接着剤によりポリイミ ド膜を介在させた状態で半導体チップ2とリードフレー ム11とを接合する方法を用いてもよい。この構成で は、ポリイミド風に対する遺皮制御及び存圧力制御が不 要となり、接合工程を簡単に実施することができる。

ド3と半導体チップ2に形成されている電極パッド6と をワイヤ8で電気的に接続する接続工程が実施される。 【0 0.8 2】 図 2 1 は、キャピラリ 2 9 を用いてワイヤ (例えば金ワイヤ) 8 をリード 3 に形成されたポンディ ングパッド部27(図16参照)と電極パッド6との間 に配設する処理を示している。周知のように、半導体装 置1の電気的特性を向上させる面からはワイヤ8の長さ は短い方がよく、また半導体装置1の小型化幕型化のた めにはワイヤ8は低ループであることが望ましい。

【0083】このため、ワイヤ8を配数するのに低ルー 10 により封止された構成となる。 プポンディング法を採用することが望ましい。低ループ ポンディング法も種々の方法が提案されているが、例え ば先す半導体チップ 2 に形成されている負極パッド 6 に ワイヤ8をポンディングし、続いて垂直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち桧モ用いる構成と してもよい.

【0084】上記のように、リード3と電極パッド6と を電気的に接続するのにワイヤボンディング法を用いる きる。また、リード3と電極パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配設された状 態を示している。

【0085】上記のように接続工程を実施することによ り、怠極パッド6とリード3とがワイヤ8により電気的 に接続されると、続いて半導体チップ2の所定部分に封 止樹脂4を配数する封止樹脂配数工程が実施される。以 下、図23乃至図25を用いて封止樹脂配設工程につい 30 て説明する.

【0086】図23は、上記の各工程を実施することに よりリードフレーム11、ワイヤ8等が配設された半導 体チップ2を金型30に装着した状態を示している。金 型30は上型31と下型32とにより構成されており、 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップ2は企型30内に 装着される.

【0087】上型31は、半導体チップ2が装着された と当位する構成とされている。英显9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 板形状とされている。また、下型32は装着された半導 体チップ 2 の側部に空間部を有したキャピティ形状を有 しており、また半導体チップ2の図における底面はキャ ビティ33の底面と当接する構成とされている。

(0088)このように、財企機局配設工程で用いる上

装置1の製品コストの低減に寄与することができる。 【0089】図24は金型30に封止樹脂4(梨地で示 す)を充填した状態を示している。 金型30に對止船指

1.8

4を充填することにより、半導体チップ2の下型31と 当接した上面(図23万至図25では下部に位置する) を除く外周面は封止樹脂4により封止される。 また、半 ほはチップ2の底面に配設されているリード3及びワイ ヤ8も封止樹脂4により封止された状態となる。また、

突起9も上型31と当接している韓郎を除き對止樹脂4

【0090】図25は、封止樹脂4が充填処理された半 導体チップ 2 を会型 3 0 から触型した状態を示してい る。同図に示されるように、半導体チップ2の上面 2 a は封止樹稈4より延出しており、よってこの上面2aよ り半導体チップ2で発生する熱を効率よく放熱させるこ とができる。また、突起9の逡部9aも封止樹路4から 外部に蘇出しており、従ってこの第部9aモ外部接続端 子として用いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に接続処理を行うことがで 20 強線で示す箇所でリードフレーム11を切断することに より半導体装置を摂成しても、図1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部接続端子として機能する突起9 の端郎9aが封止樹脂4の表面と貼面ーとなっているた め、実装基板10に対する実装性が不良である。このた め、本実施例においては、封止樹脂配設工程が終了した 後、端部9aにバン部5を形成するパンプ形成工程を実 施している。以下、パンプ形成工程を図26乃至図30 を用いて説明する。

【0092】パンプ形成工程においては、先ず因26に 示すように、封止樹脂4が配設された半導体チップ2の 全面に対してホーニング処理を行い、残留する樹脂層等 を除去すると共に、突起9の紫郎9aを確実に外部に輝 出させる。ホーニング処理が終了すると、続いて図27 に示すように、対止樹脂 4 が配設された半導体チップ 2 を半田棟34に投票し、突起9の編誌9aに半田を用い て外袋メッキを行う(半田根を参照符号35で示す)。 この外装メッキに用いる半田としては、例えばPb:S n=1:9の組成比を有する半田の適用が考えられる。 状態で美起9及びリードフレーム11のクレドール33 40 図28は、上記の外装メッキにより奏起9の蝶部9aに 半田膜35が形成された状態を示している。

> 【0093】上記のように外装メッキ処理が終了する と、続いて半田原35が形成された突起9の電部9aに パンプ5が形成される。このパンプ5の形成方法として は危々の方法を採用することができ、例えば効率よくか つ容易にパンプSを形成しうる転写パンプ方法を用いて 形成してもよい。図29は、パンプ5が奈起9の異態9

リードフレーム11の切断処理が行われ、これにより、 図30に示される半導体装置1が形成される。尚、この リードフレーム11の切断処理に先立ち、切断処理を容 易にするためにリードフレーム 1 1 の切断箇所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、統いて適正に作動するかどうかを試験する試験 工程が実施される。図31及び図33は、夫々異なる半 導体装置1の試験方法を示している。 図31に示される ット36を用い、このソケット36に半導体装置1を装 若することによりパーイン等の試験を行うものである。 【0096】また、図32に示される試験方法は、プロ ープ37を用いて半導体装置1の試験を行う方法であ る。半導体装置1は、對止樹脂4の餌部位置にリード3 の端部が封止樹脂4から露出した構成とされている。本 試験方法では、これを利用して封止樹脂4から露出した リード3にプロープ37を接触させて試験を行う機成と されている。よって、本試験方法を採用することによ り、平導体装置1を実装基板10に実装した後において 20 も試験を行うことが可能となる。

[0097] 図33は、半導体装置1を実装基板10に 実装する実装工程を示している。半導体装置1を実装基 板10に実装する方法としては、周知の種々の方法を採 用すすることが可能である。例えば、赤外袋リフロー方 法を用い、半導体装置 1 に設けられているパンプ 5 を実 装蓄板10に形成されている電極節38にペースト等を 用いて仮止めし、その上で赤外菜リフロー炉においてパ ンプ5を容配させることによりパンプ5と章極部38と を接合する方法を用いてもよい。

【0098】続いて、上記した半導体装置の製造方法の 変形例について以下説明する。図34乃至図37は、夫 々突起9の変形例を示している。図34(A)。(B) に示される突起9Aは、その形状を円柱状とした構成で ある。また、図37(C)に示される突起9Bは、その 形状を角柱状とした構成である。このように、突起9、 9A、9Bの平面形状は種々選定できるものであり、パ ンプ5の接合性及び実装蓄板10に形成されている重極 部38の形状毎に応じて任意に形状を選定することが可 能である。具体的には、例えばエッチング法により突起 40 9~6を形成する構成としてもよい。この構成の場合、突 9. 9 A. 9 B を形成する場合には、図 6 に示す突起形 成位置14に配設するマスク13の形状を適宜選定する ことにより突起9、9A、9Bの平面形状を容易に所望 する形状とすることができる。

【0099】また、図35 (A) に示される発起90の ように上面に烤曲状凹部を形成した構成としてもよくご 図35 (日)に示される突起9日のように上面中央部に マロカボルト 人はーレシーシェン

日によれば、突起表面における面積を大きくすることが できパンプ5との接合性の向上を図ることができる。 尚、上記の突起9C~9Eは、リード3の所定突起形成 位置に、導竜性接着剤等を用いて固定された構成とされ ている.

【0100】また図35(D)に示すのは、リード3を プレス加工等により直接塑性変形させることにより突起 9 Fを形成したものである。このようにプレス加工等の 更住加工を用いて突起9Fモ形成することにより、 極め 試験方法では、パンプ5を装着しうる構成とされたソケ 10 て容易に突起9Fを形成することができる。しかるに、 この形成方法では、突起9下の高さは塑性加工限界値を 上限とし、それ以上の高さに設定することはできないと いう問題点も有する。

> [0101]また、図36に示すのは、突起9Gも形成 するのにワイヤポンディング技術を用い、スタッドパン ゴナギ この突起経緯位置に形成することにより突起9G としたことを特徴とするものである。図36(A)は突 起9Gの形成方法を示しており、また図36(B)は突 起9Cを拡大して示している。

【0102】上記のように、 突起9Gモワイヤポンディ ング技術を用いスタッドパンプで形成することにより、 任意の位置に突起9Gを形成することが可能となり、外 即接続端子となる突起9Gも所定位置に容易に形成する ことができる。また、突起90の形成は、半導体装置の 製造工程の内、接続工程においてワイヤ8の配設時に一 活的に形成することが可能となり、製造工程の筋略化を 図ることができる。

【0103】また、突起9日の高さはスタッドパンプを 複数環積み重ねて配設することにより任意に設定するこ 30 とができる。図37(A)に示される突起9Hは、スタ ッドパンプを3個積み重ねることにより図36 (B) に 示される1個のスタッドバンブにより英起9Gを形成し た構成に比べて高さを高くしたものである。

【0104】また突起の高さを高くする他の方法として け . № 37(B)に示されるように予めリード3にプロ ック状の再電性部材41を導電性接着剤等により固定し ておき、この導電性部材41の上部に図37 (C) に示 されるようにスタッドバンプ42を形成し、積層された 運電性部材 4 1 とズタッドパンプ 4 2 とが協働して突起 起9~の高さは海竜性部材4~の高さにより決められる こととなるが、ブロック状の導竜性部材41は種々の大 きさのものが提供されており、よって突起91の高さを 任意に設定することができる。

【0105】図38は、推合工程の変形例を示してい る、上記した実施例では、図16万至図20に示したよ うに半退年チップ2とリードフレーム11とを所定条件 ム11とを接合する機成としてもよい。

【0106】また、テーブ状接着剤45の配設位置は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも及けてもよく、また リードフレーム11の下面のみに設けた構成としてもよ い。更に、テープ伏接着剤45の配設範囲は、電極パッ ド6の形成位置を除く図中矢印义で示す範囲であれば、 自由に欲定することができる。尚、テープ状接着剤45 は、半導体チップ2とリードフレーム11とを電気的に

【0 1 0 7】 図 3 9 乃至図 4 2 は、接紋工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように単極パッド6とリード3とを接続するの にワイヤ8を用いた構成を示したが、図39万至図42 に示す変形例では電極パッド6とリード3とを直接接続 するダイレクトリードホンディング(DLB)方法を用 いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3 を例えば超音波振動子に接続された接合治具46を用い 20 て直接的に丸径パッド6に接合する構成とされている。 しかるに、この構成では超音波振動する接合治具46に より、気極パッド6にダメージが発生するおそれがあ

【0109】そこで図41及び図42に示す例では、チ め電極パッド6にスタッドパンプ47を配数しておき、 このスタッドパンプ47にリード3を当接させた上で加 熱治具48を用いてスタッドパンプ47を加熱熔融し竜 極パッド6とリード3を接続する構成とされている。こ の接続方法によれば、電極パッド6が損傷するおそれは 30 め実装基板との電気的接続を確実に行うことができる。 なく、接続工程の信頼性を向上させることができる。

【0110】また、図39乃至図42に示した接続工程 によれば、ワイヤ8を用いて電極パッド6とリード3を 接続する構成に比べて電気抵抗を低減できるため、半導 体装置1の電気特性を向上させることができ、高速の半 導体チップ 2 に対応することができる。

【0111】図43万至図44は、對止樹脂配設工程の 変形例を示している。上記した実施例では、図23及び 図24に示されるように金型30を構成する下型32の キャピティ底面は半導体チップ2の上面2aと直接当接 (0)を図ることができる。また、農求項5記載の発明によれ し、この上面2aには放熱特性を向上させる箇から封止 用指 4 が配設されない構成とされていた。

【0112】 しかるに、半導体装置1が使用される繁境 が迸しい(例えば、多度環境)時には放熱性よりも耐度 性等をより必要とする場合が生じ、このような場合には 封止樹脂 4 により半苺体チップ 2 を完全に封止する必要 がある。図43及び図44に示す金型50は、半週化チ ノブ 2 を封止 樹畑 4 で完全に封止する構成とされてい。

ャピティ52が、図43に示されるように半導体チップ 2の外周面から離間しており、よって図44に示される ように封止樹脂4を金型に充填した状態で半苺体チップ - 二九皇に封止樹脂 4 に封止された構成となる。このよ うに、半導体チップ2に対する封止樹脂4の配設位置 は、金型30,50に形成されるキャビティ33,52 の形状を適宜変更することにより任意に設定することが できる.

2 2

【0114】また、上型31にリード3に形成された突 絶縁する必要があるため、絶縁性接着剤である必要があ 10 起りを装着する凹部を形成しておくことにより、図45 に示されるような突起9が封止樹脂4から大きく突出し た構成の半導体装置60を形成することも可能である。 図45に示す半導体装置60は、突起9が封止樹脂4か ら大きく突出しているため実装基板10に対する実装性 は良好であり、よって前記した実施例に係る半導体装置 1のようにパンプ 5を設ける必要はなく、半導体装置 6 0の製造工程の簡単化を図ることができる。

[0115]

【発明の効果】上述の如く本発明によれば、下記の種々 の効果も実現することができる。 疎求項 1 及び譲求項 2 記載の発明によれば、半導体チップは對止樹脂により封 止されるため、耐熱性、促気的生皮及び耐腐性を向上さ こうことができる。また、電極パッドとリードとの間で 配線を引き回すことができるため、リードのレイアヴト を電極パッドのレイアウトに拘わらず設定することが可 能となり、実装基板とのマッチング性を向上させること ができる。また、封止樹脂は引き回された配線を確実に 保度するためこれによっても信頼性を向上させることが でき、また外部接続架子は封止樹脂から奪出しているた

【0116】また、請求項3記載の発明によれば、適常 半導体チップとリードとの絶殺材として配設されるポリ イミド瞑を接着剤として用いてるため、半導はチップと リードの絶録と接合を一括的に行うことができ、よって 絶縁材と接着剤とを別間に配設する構成に比べて構造の 所単化及び製造の容易化を図ることができる。

【0117】また、鉄水項4記載の発明によれば、突起 をリードと一体的に形成したことにより、突起とリード **そ別個の材料により構成する場合に比べて構造の簡単化** ば、配譲としてワイヤを用いたことにより、前記した電 ピロードとり一ドとの間における配線の引き回しを容易 に行うことができる。

【0118】また、該求項6記載の発明によれば、突起 にパンプを形成したことにより、突起を直接実芸基板に 実装する構成に比べて、半導体装置の実装基板への接続 を容易に行うことができる。また、彼求項で記載の発明 によれば、接合で設けおいてポリイミド範を研念組織が

構成としているため、リードと半導体チップとの絶縁と 接合を一括的に行うことができる。

【0119】また、接続工程では半線体チップに形成さ れている電極パッドと前記リードとを配象を引き回し接 校するため、この引き回しを蕭宜設定することにより、 **竜極パッドのレイアウトに対してリードのレイアウトを** 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、接続工程及び對止樹脂配款工程の 4 工程のみで製造される。このように少ない工程で半導 体装置が製造されるため、生産効率を向上させることが 10 できる.

【0120】また、腹求項8記載の発明によれば、ポリ イミド腺に印加する虚度等を所定範囲内に制御すること なく接合処理を行うことができるため、接合処理を容易 に行うことができる。また、設求項8記載の発明によれ ば、接続工程で、電極パッドとリードとをダイレクトリ ードボンディング法を用いて最気的に按続するため、簡 単かつ確実に電極パッドとリードとの接続処理を行うこ

明によれば、アウターリード部のリードピッチに対して インナーリード部のリードピッチが小さく設定されてい **るため、インナーリード邸が電気的に接続される半導体** チップの電極パッドの配数ピッチが小さくてもこれに対 応させることができ、かつ実装蓄板と電気的に接続され るアウターリード邸のリードピッチは大きいため、実装 基板への実装性を向上させることができる。また、突起 がアウターリード邸に形成されることにより、この突起 を外部接続端子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、請求項12及び請求項13記載の発 明によれば、突起が一体的に形成された狭ピッチのリー ドを容易に形成することができる。また、請求項14記 数の発明によれば、リードバターンを形成するリードバ ターン形成工程と、突起を形成する突起形成工程とを別 因に行うことにより、 番材の厚さを央起の高さに拘わら ず選定することができ、よって痒い器材を用いることに よりリードバターンの技ピッチ化を図ることができる。 また、突起形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ 40 ド原を配設する処理を説明するための図である。 せることができる。

【0123】更に、紋状項15乃至17記載の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる。

【図面の原単な説明】

【図1】 本発明の一実施例である半導体装備を示す断面 図である.

【図り、本な型ニーシャのマネスを導かが乗るデナルギ

示す底面図である。

【図4】 本発明の一変節例である半導体装置の変形例を 示す底面図である。

【図 5】 本発朝に係るリードフレームの製造方法の第 1 実紀例を収明するための図であり、 基材を示す図であ る.

【図6】本発明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、所定位置にマスクを 配放した状態を示す図である。

【図 7】本発明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、第1のエッチングエ 程が終了した状態を示す図である。

【図8】本発明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、所定位置にマスクを 配設した状態を示す図である。

【図9】本発明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、完成したリードフレ ームを示す図である。

【図10】本発明に係るリードフレームの製造方法の第 【0 1 2 1】また、請求項 1 0 及び請求項 1 1 記載の発 20 2 実施例を説明するための図であり、第 1 の基材を示す 図である。

> 【図11】本発明に係るリードフレームの製造方法の第 2実施例を説明するための図であり、第2の基材を示す 図である.

> 【図12】本発明に係るリードフレームの製造方法の第 2実賠例を説明するための図であり、第1の基材と第2 の基材を接合した状態を示す図である。

> 【図13】リードパターンと突起パターンとが異なり合 った部位を拡大して示す平面図である。

30 【図14】リードバターンと突起バターンとが重なり合 った郎位を拡大して示す側面図である。

(囚15) 本発明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、完成したリードフ レームを示す図である。

【図16】本発明に係る半導体装置の製造工程の接合工 程を説明するための図であり、ポンディングパッド部の 形成を説明するための図である。

【図17】本発明に係る半導体装置の製造工程の接合工 **促を説明するための図であり、半導体チップにポリイミ** 

【図18】本発明に係る半導体装置の製造工程の接合工 程を説明するための図であり、半導体チップにリードフ レームを配設する処理を設明するための図である。

【図19】本発明に係る半選体装置の製造工程の接合工 度を収明するための図であり、ポリイミド膜を接着剤と して機能させて半退体チップとリードフレームとを茂合 する処理を説明するための図である。

【図21】 本発明に係る半導体装置の製造工程の接続工 怪を説明するための図であり、キャビラリを用いてワイ ヤの配線処理を行っている状態を示す図である。

【図22】本発明に係る半導体装置の製造工程の接続工 程を説明するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に係る半導体装置の製造工程の封止樹 版配設工程を説明するための図であり、半導体チップが 金型に装着された状態を放明するための図である。

【図24】本発明に係る半導体装置の製造工程の封止樹 版配設工程を説明するための図であり、金型に封止樹脂 が充填された状態を説明するための図である。

【図25】本免明に係る半導体装置の製造工程の封止樹 版配設工程を説明するための図であり、樹脂封止された 半導体チップが金型から離型された状態を説明するため の図である.

【図 2 6】 本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に係る半導体装置の製造工程のパンプ 形成工度を説明するための図であり、外装メッキ処理を 夾施している状態を示す図である。

【図28】本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、外装メッキ処理が 終了した状態を示す図である。

【図29】本免明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、パンプを形成した 状態を示す図である。

【図30】本発明に係る半導体装置の製造工程のパンプ 30 9.9A~9l 突起 形成工程を説明するための図であり、完成した半導体装 置を示す図である。

【図31】 本発明に係る半導体装置の試験工程を説明す るための図であり、ソケットを用いて試験を行う方法を 示す図である。

【図32】 本発明に係る半導体装置の試験工程を説明す るための図であり、ブローブを用いて試験を行う方法を 示す図である。

【図33】 半導体装置を実装基板に実装する実装工程を 説明するための図である。

【図34】 突起の平面形状を異ならせた変形性を示す図 である.

【図 3 5】 突起の断面形状を異ならせた変形性を示す図 てある.

【図36】 スタッドバンプにより突起を形成する構成を 説明するための図である。

【図37】スタッドパンプにより突起を形成する構成の

【図39】接続構成の変形例を示す図であり、竜極バッ ドに直接リードを接続する方法を説明するための図であ

26

【図40】接続構成の変形例を示す図であり、電極バッ ドに直接リードが接続された状態を示す図である。

【図41】接続構成の変形例を示す図であり、電極バッ ドにリードをスタッドパンプを介して接続する方法を説 明するための図である。

【図42】接続構成の変形例を示す図であり、電極バッ 10 ドにリードをスタッドバンブを介して技統した状態を示 す盥である。

【図43】封止樹脂配設工程の変形例を説明するための 図であり、企型に半導体チップが装着された状態を示す 図である。

【図44】對止樹煌配設工程の変形例を説明するための 図であり、金型に封止樹脂が充填された状態を示す図で ある.


【図45】突起が封止樹脂より大きく突出した構成の半 導体装置を示す図である。


#### 20 【符号の説明】


- 1.60 半導体装置
- ・2 半導体テップ
- 3 リード
- 3 a インナーリード部
- 3 b アウターリード部
- 4 封止他間
- 5 バンブ
- 6 電瓶パッド
- - 10 実装基板
  - 11.20 リードフレーム
  - 12 基材
  - 13.17 マスク
  - 21 第1の基材
  - 22 第2の基材
  - 23 リードバターン
  - 2.4 突起パターン
  - 28 治具
- 10 29 キャピラリ
  - 30.50 全型
  - 3 1 上型
  - 32.51 下型
  - 33.52 キャピティ
  - 3 4 半田梧
  - 35 半田暦
  - 41 超氢性部科




[2 2]














[220]


















· ·

[⊠45]



プロントページの統合

(72) 発明者 字野 正 神奈川県川崎市中原区上小田中1015番 地 富士通株式会社内

(72) 兒明者 庭沢 哲也 神奈川県川崎市中原区上小田中1015番 地 富士通株式会社内

(72) 発明者 脇 政樹 鹿児島県薩摩部入来町副田 5 9 5 0 番地 株式会社九州富士通エレクトロニクス内

## JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

### [TITLE OF THE INVENTION]

### SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

### [CLAIMS]

5

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

20

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- The semiconductor device according to claim 1 or 2,
   wherein the semiconductor chip and the leads are bonded together
   by an adhesive comprised of a polyimide film.
- The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such
   a fashion that it is integrally with an associated one of the leads.
  - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.

7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25
  9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.
- 11. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
  - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

  process for a blank while using a mask arranged on the blank at the protrusion forming region; and
  - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

10 a fashion that the protrusion pattern is arranged at the
protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and

25 forming the protrusions at a desired region on the lead

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION]
[FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be down-sized has resulted in efforts to achieve an increased density and increased mounting efficiency of semiconductor devices. It is also expected to obtain an improvement in the reliability of electronic appliances. In addition, there is demand for an improvement in the reliability of semiconductor devices.

Furthermore, it is expected for semiconductor devices to achieve a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

## 15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

# [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide 10 a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

## [MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

10

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method

for fabricating a lead frame according to claim 10 or 11

comprising the steps of: forming a lead pattern having a planar

shape corresponding to a shape of the leads on a blank; and

forming the protrusions at a desired region on the lead pattern

after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

#### [FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is

possible to form leads each integrally formed with a protrusion
by conducting a primary etching process for the blank in

accordance with a half-etching method in such a fashion that the
blank has a reduced thickness at its portion except for the
region to be formed with the protrusions and then conducting a
secondary etching process for the thickness-reduced portion of
the blank to form the leads

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at 15 the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. 20 Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in 25 the freedom of design is also achieved.